Análisis de Accesos a Memoria y Rendimiento de Caché en Algoritmos de Ordenamiento

Proyecto 15 - Arquitectura del Computador

Autores: Richard Vásquez | Genesis Cabello

El Cuello de Botella

Medir cuantitativamente cómo el tamaño de bloque (de 16B a 256B) afecta la tasa de aciertos en una caché de mapeo directo de 32 KB procesando 10,000 enteros.

Preguntas de Investigación:

1. ¿Cómo reduce los fallos el escalado del bloque de caché?
2. ¿Cuál algoritmo aprovecha mejor la arquitectura de memoria simulada?



Caché de Mapeo Directo (32 KB de capacidad total).

Descomposición de Direcciones:

Dirección Fisíca = Tag || índice || Offset

Bypass de Seguridad (ASLR):

Se implementó un cálculo de direcciones físicas relativas en C++ para neutralizar la aleatorización del sistema y garantizar resultados deterministas:

Dirección = BasePtr + (i + sizeof (int))

Resultados de la Simulación

ALGORITMO	BLOQUE (B)	TOTAL ACCESO	FALLOS	HIT RATE (%)
Quicksort	16	416,207	3,405	99.18%
Quicksort	64	416,207	855	99.80%
Quicksort	256	416,207	216	99.95%
MergeSort	16	654,943	23.461	98.39%
MergeSort	64	654,943	6.913	99.60%
MergeSort	256	654,943	5.707	99.90%

MergeSort (Costoso pero Secuencial):

- *Su patrón de lectura aprovecha el ancho completo de la línea de caché.*
- *Penalización: La necesidad de arreglos auxiliares temporales (L y R) genera un volumen de tráfico que satura la memoria.*

QuickSort (Eficiencia In-Place):

- *Presenta accesos más distantes debido a las comparaciones con el pivote.*
- *Ventaja: Al ordenar en su sitio original, minimiza radicalmente la cantidad total de accesos y fallos.*

El Poder de la Localidad Espacial:

Aumentar el bloque a 256 Bytes trae 64 enteros contiguos a la caché. Tras un fallo obligatorio inicial, las siguientes 63 lecturas son aciertos automáticos.

Diagramas Visuales de Descomposición:

Incluir esquemas que muestren la división exacta de bits (Tag, Index, Offset) para bloques de 16B hasta 256B.

Realidad del Hardware (Miss Penalty):

Aclarar que, aunque los fallos bajen con bloques grandes, el tiempo físico de transferencia desde la memoria principal aumenta.

Apoyo Visual (IA):

Integrar las diapositivas diseñadas mediante los prompts anexos ("La Pared de la Memoria" y "Optimización y Alineación en C++") para ilustrar el comportamiento interno de las estructuras y la pila.

Gracias